Węzeł trzeciej generacji TSMC trzeciego generacji jest na dobrej drodze, a N3P zostanie masowo produkowany jeszcze w tym roku
TSMC z powodzeniem zaczęło korzystać z technologii procesów 3NM na poziomie drugiej generacji do produkcji układów w czwartym kwartale 2023 r., Osiągając planowany kamień milowy.Firma przygotowuje się obecnie do masowej produkcji ulepszonych układów N3P dla tego węzła.TSMC ogłosiło na sympozjum technologii europejskiej, że odbędzie się to w drugiej połowie 2024 r.
Proces N3E wprowadził masową produkcję zgodnie z planem, a gęstość defektów jest porównywalna z procesem N5 podczas produkcji masowej w 2020 r. TSMC opisuje wydajność N3E jako „wielkiego”, a obecnie jedyny procesor wykorzystujący N3E - Apple M4- ma znacznieZwiększyła liczbę tranzystorów i prędkość zegara operacyjnego w porównaniu do M3 w oparciu o technologię N3.
Kierownik TSMC powiedział na imprezie: „N3E rozpoczął masową produkcję zgodnie z planem w czwartym kwartale ubiegłego roku. Widzieliśmy doskonałe wyniki produkcyjne z produktów naszych klientów, więc rzeczywiście weszli na rynek zgodnie z planem”.
Kierownik TSMC powiedział na imprezie: „N3E rozpoczął masową produkcję zgodnie z planem w czwartym kwartale ubiegłego roku. Widzieliśmy doskonałe wyniki produkcyjne z produktów naszych klientów, więc rzeczywiście weszli na rynek zgodnie z planem”.
Kluczowym szczegółem procesu N3E jest jego uproszczenie w porównaniu z procesem N3 pierwszej generacji TSMC (znanego również jako N3B).Usuwając niektóre warstwy, które wymagają litografii EUV i całkowicie unikając stosowania podwójnego wzornictwa EUV, N3E zmniejsza koszty produkcji, poszerza okno procesu i poprawia wydajność.Jednak zmiany te czasami zmniejszają gęstość tranzystora i wydajność energetyczną, co można złagodzić poprzez optymalizację projektowania.
Patrząc w przyszłość, proces N3P zapewnia skalowanie optyczne dla N3E, a także pokazuje obiecujący postęp.Przekazał niezbędny certyfikat kwalifikacyjny i wykazuje wydajność wydajności zbliżoną do N3E.Kolejna ewolucja portfela technologicznego TSMC ma na celu poprawę wydajności nawet o 4% lub zmniejszenie zużycia energii o około 9% przy tej samej prędkości zegara, jednocześnie zwiększając gęstość tranzystorową hybrydowych układów konfiguracji konfiguracji o 4%.
N3P utrzymuje kompatybilność z modułami IP N3E, narzędziami projektowymi i metodami, co czyni go atrakcyjnym wyborem dla programistów.Ta ciągłość zapewnia, że większość nowych projektów układów (CHIPS) ma przejść od zastosowania N3E do N3P, wykorzystując lepszą wydajność i efektywność kosztową tego ostatniego.
Oczekuje się, że ostatnie prace przygotowawcze produkcyjne mają się odbyć w drugiej połowie tego roku, kiedy wejdzie na etap HVM (masowa produkcja).TSMC oczekuje, że projektanci układów przyjęją go natychmiast.Biorąc pod uwagę jego zalety w zakresie wydajności i kosztów, oczekuje się, że N3P będą faworyzowani przez klientów TSMC, w tym Apple i AMD.
Chociaż dokładna data uruchomienia układów opartych na N3P jest nadal niepewna, oczekuje się, że główni producenci, tacy jak Apple, użyją tej technologii w swojej serii procesorów do 2025 r., W tym SOC na smartfony, komputery osobiste i tablety.
„Z powodzeniem dostarczyliśmy również technologię N3P” - powiedział dyrektorzy TSMC.„Został certyfikowany, a jego wydajność rentowności jest zbliżona do N3E. (Process Technology) otrzymało również płytki i produkcja klientów produktów rozpocznie się w drugiej połowie tego roku. Z powodu N3P (PPA Advantage) spodziewamy się, że większość osóbWafle na N3 płyną w kierunku N3P. ”
Patrząc w przyszłość, proces N3P zapewnia skalowanie optyczne dla N3E, a także pokazuje obiecujący postęp.Przekazał niezbędny certyfikat kwalifikacyjny i wykazuje wydajność wydajności zbliżoną do N3E.Kolejna ewolucja portfela technologicznego TSMC ma na celu poprawę wydajności nawet o 4% lub zmniejszenie zużycia energii o około 9% przy tej samej prędkości zegara, jednocześnie zwiększając gęstość tranzystorową hybrydowych układów konfiguracji konfiguracji o 4%.
N3P utrzymuje kompatybilność z modułami IP N3E, narzędziami projektowymi i metodami, co czyni go atrakcyjnym wyborem dla programistów.Ta ciągłość zapewnia, że większość nowych projektów układów (CHIPS) ma przejść od zastosowania N3E do N3P, wykorzystując lepszą wydajność i efektywność kosztową tego ostatniego.
Oczekuje się, że ostatnie prace przygotowawcze produkcyjne mają się odbyć w drugiej połowie tego roku, kiedy wejdzie na etap HVM (masowa produkcja).TSMC oczekuje, że projektanci układów przyjęją go natychmiast.Biorąc pod uwagę jego zalety w zakresie wydajności i kosztów, oczekuje się, że N3P będą faworyzowani przez klientów TSMC, w tym Apple i AMD.
Chociaż dokładna data uruchomienia układów opartych na N3P jest nadal niepewna, oczekuje się, że główni producenci, tacy jak Apple, użyją tej technologii w swojej serii procesorów do 2025 r., W tym SOC na smartfony, komputery osobiste i tablety.
„Z powodzeniem dostarczyliśmy również technologię N3P” - powiedział dyrektorzy TSMC.„Został certyfikowany, a jego wydajność rentowności jest zbliżona do N3E. (Process Technology) otrzymało również płytki i produkcja klientów produktów rozpocznie się w drugiej połowie tego roku. Z powodu N3P (PPA Advantage) spodziewamy się, że większość osóbWafle na N3 płyną w kierunku N3P. ”